S9S12DG12F1MFUE NXP
متوفر
S9S12DG12F1MFUE NXP
• HCS12 Core - وحدة المعالجة المركزية HCS12 16 بت i. متوافق مع مجموعة التعليمات M68HC11 ii. تكديس المقاطعة ونموذج المبرمج مطابق ل M68HC11 iii.20 بت ALU iv. قائمة انتظار التعليمات v. العنونة المفهرسة المحسنة - MEBI (واجهة الناقل الخارجي متعددة الإرسال) - MMC (التحكم في تعيين الوحدة) - INT (التحكم في المقاطعة) - BKP (نقاط التوقف) - BDM (وحدة تصحيح الأخطاء في الخلفية) • CRG (مولد الساعة وإعادة الضبط) - اختيار مذبذب Colpitts التيار المنخفض أو مذبذب بيرس القياسي - PLL - مراقب COP - مقاطعة في الوقت الحقيقي - شاشة الساعة • منافذ 8 بت و 4 بت مع وظيفة المقاطعة دليل مستخدم الجهاز - 9S12DT128DGV2 / D V02.16 26 أشباه الموصلات الحرة - التصفية الرقمية - مشغل حافة صاعدة أو هابطة قابلة للبرمجة • الذاكرة - 128K Flash EEPROM - 2K بايت EEPROM - ذاكرة وصول عشوائي (RAM) 8K بايت • محولان تناظريان إلى رقميان من 8 قنوات - دقة 10 بت - إمكانية تشغيل التحويل الخارجي • ثلاث وحدات متوافقة مع برامج CAN 2.0 A و B - خمس مخازن مؤقتة للاستقبال وثلاث مخازن مؤقتة للإرسال - مرشح معرف مرن قابل للبرمجة مثل 2 × 32 بت أو 4 × 16 بت أو 8 × 8 بت - أربع قنوات مقاطعة منفصلة ل Rx ، الإرسال والخطأ والتنبيه - وظيفة إيقاظ مرشح التمرير المنخفض - التكرار المتكرر لعملية الاختبار الذاتي • مؤقت الالتقاط المحسن - عداد رئيسي 16 بت مع مقياس مسبق 7 بت - 8 قنوات لالتقاط الإدخال أو الإخراج قابلة للبرمجة - أربع مراكم نبضية 8 بت أو اثنان من 16 بت • 8 قنوات PWM - فترة قابلة للبرمجة ودورة عمل - 8 قنوات 8 بت أو 16 بت 4 قنوات - تحكم منفصل لكل عرض نبضة ودورة عمل - مخرجات محاذاة للمركز أو محاذاة لليسار - منطق تحديد الساعة القابلة للبرمجة مع مجموعة واسعة من الترددات - إدخال إيقاف التشغيل السريع في حالات الطوارئ - يمكن استخدامها كمدخلات مقاطعة • واجهات تسلسلية - واجهتان للاتصالات التسلسلية غير المتزامنة (SCI) - واجهتان طرفيتان تسلسليتان متزامنان (SPI) - Byteflight • دليل مستخدم جهاز وحدة التحكم في ارتباط بيانات البايت (BDLC) - 9S12DT128DGV2 / D V02.16 أشباه الموصلات الحرة 27 • واجهة شبكة اتصالات البيانات SAE J1850 من الفئة B - متوافقة ومتوافقة مع ISO للسرعة المنخفضة (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
• HCS12 Core - وحدة المعالجة المركزية HCS12 16 بت i. متوافق مع مجموعة التعليمات M68HC11 ii. تكديس المقاطعة ونموذج المبرمج مطابق ل M68HC11 iii.20 بت ALU iv. قائمة انتظار التعليمات v. العنونة المفهرسة المحسنة - MEBI (واجهة الناقل الخارجي متعددة الإرسال) - MMC (التحكم في تعيين الوحدة) - INT (التحكم في المقاطعة) - BKP (نقاط التوقف) - BDM (وحدة تصحيح الأخطاء في الخلفية) • CRG (مولد الساعة وإعادة الضبط) - اختيار مذبذب Colpitts التيار المنخفض أو مذبذب بيرس القياسي - PLL - مراقب COP - مقاطعة في الوقت الحقيقي - شاشة الساعة • منافذ 8 بت و 4 بت مع وظيفة المقاطعة دليل مستخدم الجهاز - 9S12DT128DGV2 / D V02.16 26 أشباه الموصلات الحرة - التصفية الرقمية - مشغل حافة صاعدة أو هابطة قابلة للبرمجة • الذاكرة - 128K Flash EEPROM - 2K بايت EEPROM - ذاكرة وصول عشوائي (RAM) 8K بايت • محولان تناظريان إلى رقميان من 8 قنوات - دقة 10 بت - إمكانية تشغيل التحويل الخارجي • ثلاث وحدات متوافقة مع برامج CAN 2.0 A و B - خمس مخازن مؤقتة للاستقبال وثلاث مخازن مؤقتة للإرسال - مرشح معرف مرن قابل للبرمجة مثل 2 × 32 بت أو 4 × 16 بت أو 8 × 8 بت - أربع قنوات مقاطعة منفصلة ل Rx ، الإرسال والخطأ والتنبيه - وظيفة إيقاظ مرشح التمرير المنخفض - التكرار المتكرر لعملية الاختبار الذاتي • مؤقت الالتقاط المحسن - عداد رئيسي 16 بت مع مقياس مسبق 7 بت - 8 قنوات لالتقاط الإدخال أو الإخراج قابلة للبرمجة - أربع مراكم نبضية 8 بت أو اثنان من 16 بت • 8 قنوات PWM - فترة قابلة للبرمجة ودورة عمل - 8 قنوات 8 بت أو 16 بت 4 قنوات - تحكم منفصل لكل عرض نبضة ودورة عمل - مخرجات محاذاة للمركز أو محاذاة لليسار - منطق تحديد الساعة القابلة للبرمجة مع مجموعة واسعة من الترددات - إدخال إيقاف التشغيل السريع في حالات الطوارئ - يمكن استخدامها كمدخلات مقاطعة • واجهات تسلسلية - واجهتان للاتصالات التسلسلية غير المتزامنة (SCI) - واجهتان طرفيتان تسلسليتان متزامنان (SPI) - Byteflight • دليل مستخدم جهاز وحدة التحكم في ارتباط بيانات البايت (BDLC) - 9S12DT128DGV2 / D V02.16 أشباه الموصلات الحرة 27 • واجهة شبكة اتصالات البيانات SAE J1850 من الفئة B - متوافقة ومتوافقة مع ISO للسرعة المنخفضة (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
يرجى التأكد من صحة معلومات الاتصال الخاصة بك. الخاص بك الرسالة سوف يتم إرسالها مباشرة إلى المستلم (المستلمين) ولن يتم إرسالها يتم عرضها للجمهور. لن نقوم أبدا بتوزيع أو بيع الخاص بك شخصي المعلومات المقدمة إلى أطراف ثالثة بدون إذنك الصريح.
